Bautizado como “Lagarto I”, el chip fue diseñado en el Centro de Investigación en Computación del Instituto Politécnico Nacional con el objeto de abrir paso a la fabricación de CPUs en México con un diferenciador de seguridad que hasta ahora no se ofrece en el mercado.
Ingenieros del Instituto Politécnico Nacional (IPN) crearon el primer procesador de computadora cien por ciento mexicano, que a diferencia de los equipos tradicionales, no tiene “puertas traseras” por lo que es invulnerable a los ataques de robo de información.
El líder del proyecto, Marco Antonio Ramírez Salinas, doctor en Arquitectura y Tecnología de Computadoras, explicó que la razón que motivó al grupo a diseñar procesadores fue dejar la dependencia comercial hacia las empresas extranjeras que ofrecen servicios a México en el área de seguridad nacional. Pues, se busca que a mediano plazo, Lagarto I se convierta en una alternativa mexicana para resguardar información clasificada.
El prototipo es el primero de dos procesadores embebidos proyectados para 2015 y 2016, los cuales son utilizados para la investigación y docencia en la maestría en Ciencias de la Ingeniería de Cómputo cuyo propósito es generar recursos humanos de alta especialidad y a largo plazo fabricar estos procesadores.
Lagarto I cuenta con una arquitectura tipo RISC (Computador con Conjunto de Instrucciones Reducidas) basada en el procesador MIPS con algunas modificaciones, ejecuta un conjunto de instrucciones de 32 bits que operan sobre datos de 32 bits.
Fue modelado en RTL (Register Tranfer Level) mediante un lenguaje de descripción de hardware llamado Verilog, el cual se utiliza para describir sistemas digitales complejos a alto nivel de abstracción, tales como ALUs, (unidad aritmética lógica) registros y memorias.
Asimismo es una arquitectura segmentada en siete etapas: búsqueda y extracción de instrucciones, decodificación, lectura de registros, ejecución, adelantado de valores, escritura de resultados y acceso a memoria de datos, detalló el doctor en Arquitectura y Tecnología de Computadoras.
Una vez modelada toda la arquitectura del procesador a nivel RTL, después de compilar la información se transfiere vía serial desde una computadora a un dispositivo de prueba llamados FPGA´s (Field Programmable Gate Array), que sirven para evaluar de manera física, la microarquitectrura de lagarto I, en donde se evalúa su funcionamiento.
Dentro del grupo de investigación de Microtecnología y Sistemas Embebidos (MICROSE) del CIC existen diferentes estudiantes que trabajan en el desarrollo de bloques funcionales de la arquitectura así como programas de prueba o benchmarks que puedan correr en Lagarto I, por ejemplo, existe uno que tiene la función de contar los números primos, los cuales se visualizan en una pantalla externa.
La evolución de la primera arquitectura es Lagarto II, el cual es un procesador súper- escalar segmentado, con planificación dinámica que extrae, decodifica y ejecuta dos instrucciones por ciclo de reloj. Esta última es una arquitectura desarrollada al cien por ciento por el MICROSE.
El grupo de MICROSE conformado por los ingenieros Cuauhtémoc Peredo Macías, Osvaldo Espinosa Sosa, Víctor Hugo Ponce Ponce, Herón Molina Lozano, Luis Villa Vargas y Marco Ramírez Salinas ha trabajado en los últimos seis años en el desarrollo de forma independiente de procesadores de alto desempeño y sistemas operativos para cómputo embebido, en un esquema de formación de estudiantes de posgrado y desarrollo de propiedad intelectual.
