Las dos empresas realizaron la semana pasada una demostración de la tercera generación de la memoria DRAM de latencia reducida, o RLDRAM 3, un nuevo estándar que combina alta densidad, gran ancho de banda y un veloz acceso aleatorio al estilo SRAM. El nuevo estándar logra una mejora del 60% en tasas de transferencia y ancho de banda con respecto a la generación anterior, RLDRAM 2.
La memoria RLDRAM 3 usa un innovador diseño de circuito que minimiza el tiempo entre el comienzo de un ciclo de acceso y el instante en que el primer dato está disponible. Con un tiempo de bus de retorno ultra bajo, el nuevo estándar permite un ancho de banda sustentable más elevado, con relaciones lectura-a-escritura de corto plazo balanceadas.
En principio, la memoria RLDRAM 3 impulsará sistemas de networking 40G y 100G que requieren alta velocidad, alta densidad, bajo consumo y baja latencia. Los chips FPGA Virtex-7 y Kintex-7, los primeros en operar con la memoria RLDRAM 3, están diseñados con los estándares de E/S y los componentes arquitectónicos necesarios para sistemas de networking cableados e inalámbricos de alta performance.
“La nueva interfaz RLDRAM 3 es ideal para los clientes mutuos de Xilinx y Micron en el mundo de las redes de alto rango, que requieren mayor velocidad, mayor densidad, bajo consumo y baja latencia”, dijo Derek Curd, gerente de marketing técnico en Xilinx. “La demostración del hardware RLDRAM 3 muestra cómo podemos lograr una transferencia de datos de red mucho más eficiente”.
El diseño de interfaz de memoria RLDRAM 3 de Xilinx y los dispositivos de memoria RLDRAM 3 de Micron están disponibles actualmente en todos los puntos de velocidad entre 800 y 1066 MHz.
Compartir nota:
